Hackable N°

Numéro

64

Ce n'est pas moi qui le dis, c'est ce qu'annonce à demi-mots le communiqué du 3 décembre dernier de Micron Technology [1] qui, en 2024, était décrit comme le troisième acteur du domaine de la RAM/DRAM, derrière Samsung et Hynix, avec quelque 22 % de part de marché.

Nous poursuivons l’étude des divers outils permettant de sonder l’état de la mémoire de microcontrôleurs et autres circuits logiques programmables. Nous allons constater que nombre de vendeurs de plateformes matérielles ne désirent pas laisser les utilisateurs explorer les entrailles des microcontrôleurs, mais que des outils génériques existent tout de même pour valider quelques fonctions des circuits intégrés programmables et les circuits imprimés qui les supportent. Finalement, nous allons aborder les systèmes asymétriques en exécutant (et en déverminant) simultanément FreeRTOS et GNU/Linux sur Raspberry Pi4, chacun s’étant approprié un ou des cœurs du processeur, et qui sont accessibles individuellement par JTAG et GDB.

Dans le petit monde des cartes et des équipements initialement destinés à une tout autre utilisation, mais pouvant faire office de très sympathiques plateformes de développement FPGA, la famille « Colorlight » est presque un classique. Ce matériel, initialement prévu pour être une carte de pilotage de panneaux à LED interfacée en Ethernet, a déjà été évoqué dans les pages de ce magazine, dans un excellent article de Fabien Marteau il y a quelques années [1]. Nous revenons ici sur le sujet, avec une approche différente et, surtout, une modification matérielle permettant d'en tirer vraiment le maximum...

Le Flipper Zero ne nécessite presque plus d'introduction tant cet appareil de poche sachant gérer RFID/NFC, IR, RF, USB, U2F, HID, iButton, BLE, etc., a su se faire une place dans la trousse à outils de tous les pentesteurs, amateurs d'embarqué, de sans-contact, et que sais-je encore. Mais il manquait une corde à son arc, jusqu'à l'arrivée du DigiLab de Tixlegeek : faire office de multioutil pour l'électronique !

Dans les processeurs modernes, les bus de données qui communiquent avec la mémoire ou des périphériques externes deviennent un énorme casse-tête. L’augmentation des fréquences, des pistes et de leurs longueurs multiplie les problèmes dans le monde analogique : consommation, interférences électromagnétiques entre les pistes, rebonds de masse (ground bounces), fronts d’impulsions plus courts, inductances et capacités parasites... Voyons comment un détournement du bit de parité peut améliorer les signaux, et donc la performance.

J'ai, à de nombreuses reprises, détaillé en quoi implémenter un SoC sur mesure sur un FPGA présentait de nombreux avantages. En particulier lorsque cela est aussi facile qu'avec le framework LiteX où, avec un minimum de code Python, cela se transforme en un simple jeu de construction. Mais utiliser les périphériques déjà disponibles, même s'ils sont nombreux et variés, ne représente qu'une petite partie des bénéfices de l'exercice. Là où cela devient réellement magique, c'est lorsqu'il s'agit de créer ses propres périphériques, et c'est précisément ce que nous allons voir ici.

Dans un précédent article, nous avons créé notre propre périphérique, écrit en Python/Migen, et l'avons intégré à notre SoC LiteX afin de permettre un pilotage depuis un code C exécuté par le SoC RISC-V (VexRiscv). Mais réimplémenter systématiquement en Migen les éléments dont nous pouvons avoir besoin représente un investissement conséquent en temps et en énergie. Fort heureusement, LiteX permet de relativement simplement intégrer du code HDL, Verilog, VHDL ou autre, et donc de profiter de l'ensemble des IP cores disponibles sous licence open source pour les utiliser dans son projet...