Open Silicium N°

Numéro

17

Il existe enfin une vraie solution open source complète pour synthétiser un design sur FPGA. Cette solution est basée sur le logiciel de synthèse Verilog Yosys ainsi que le logiciel de placement routage Arachne-pnr et cible le FPGA iCE40 de Lattice.

L'algorithme de compression « 3R » (Recursive Range Reduction) est loin d'être le meilleur encodeur d'entropie, mais son principe rudimentaire a du bon. L'étape de décompression n'utilise qu'une quantité limitée d'opérateurs très simples, elle est très rapide et surtout elle peut fonctionner en flot quasi continu avec une très faible quantité de mémoire temporaire. Ces propriétés sont cruciales pour transmettre ou stocker des signaux avec des microcontrôleurs ou de la logique câblée. Nous allons examiner l'algorithme naïf de décompression puis linéariser sa structure récursive, dans l'optique de réaliser le décompresseur en matériel. Étonnamment cela améliore aussi la performance de la version logicielle !