Dans un premier article [0], nous avons analysé les performances de l’addition dans un compteur pour faire clignoter une LED. Dans ce second opus, nous allons voir qu’il est possible d’accélérer grandement la vitesse de l’horloge en changeant la manière de compter les cycles pour éviter d’avoir à additionner. Nous en profiterons également pour tester les performances de ces compteurs sur deux autres modèles de FPGA.
Comme nous avons pu le voir dans la première partie de cet article, l’utilisation de l’addition pour compter les cycles d’horloge n’est efficace que si nous laissons le logiciel de synthèse l’optimiser pour nous. Mais, même avec un calcul anticipé de la retenue et l’instanciation de cellules optimisées, l’addition reste relativement lente. Et surtout, ses performances diminuent à mesure que l’on élargit la taille du compteur.
C’est dommage, si l’on pouvait augmenter la fréquence de l’horloge, nous pourrions gagner en précision de mesure du temps.
Il faudrait trouver une méthode qui évite cette retenue. Peut-être faudrait-il simplement arrêter d’utiliser l’addition pour compter et ainsi minimiser le temps de calcul entre deux bascules.
Dans cette seconde partie, nous allons voir qu’il est en effet possible d’augmenter grandement la fréquence de l’horloge d’un compteur en évitant simplement d’utiliser l’addition !
Nous...
- Accédez à tous les contenus de Connect en illimité
- Découvrez des listes de lecture et des contenus Premium
- Consultez les nouveaux articles en avant-première