RISC-V est un jeu d’instructions 32 bits libre, développé initialement par l’université de Berkeley. Ce jeu d’instructions (ISA pour Instruction Set Architecture) est maintenant soutenu par une fondation regroupant quasiment tous les grands noms de l’industrie informatique. Dans cet article, nous allons décrire succinctement le concept de RISC vs CISC, puis nous expliquerons les bases du jeu d’instructions avec un peu de code assembleur, enfin nous terminerons par une description de quelques émulateurs et processeurs RISC-V disponibles aujourd’hui sur le marché.
Quand on pense « architecture de processeurs », l'architecture x86 de Intel nous vient naturellement en tête, comme nous avons pu le voir dans l'article de GNU/Linux Magazine en septembre 2018 [1]. Il est naturel pour un informaticien de penser d’abord à cette architecture, puisque c'est celle massivement utilisée sur les ordinateurs personnels. Pourtant, il existe de nombreuses autres architectures de microprocesseurs, allant du tout petit microprocesseur 4 bits enfoui au microprocesseur 64 bits à instructions vectorisées, pour les supercalculateurs massivement parallèles.
Il existe également toute une série de processeurs open source souvent écrite en VHDL/Verilog, à destination des FPGA. Ces processeurs sont plus souvent des microcontrôleurs et généralement, des dérivés de « vieux » microprocesseurs.
RISC-V n'est pas un énième processeur libre, qui s'ajoute à la pile de processeurs « softcore » à utiliser sur un FPGA, comme l'on peut en trouver...
- Accédez à tous les contenus de Connect en illimité
- Découvrez des listes de lecture et des contenus Premium
- Consultez les nouveaux articles en avant-première
