Simuler du VHDL sous GNU/Linux : a box in the box

1. Action !

Dans cet article, nous allons construire un banc de test pas à pas, en utilisant l'exemple de la montre. Pour vous aider à vous y retrouver, voici de quoi est constituée ma montre :

• Il y a d'abord l'horloge elle-même, contenue dans le fichier coeur_horloge.vhd. Elle procède à l'incrémentation des secondes, minutes et heures, le tout à la bonne fréquence. Son port d'entrée est in_clk, le signal qui gérera la fréquence de fonctionnement de l'horloge. Et ses ports de sortie sont out_minute_1, out_minute_2, etc., des vecteurs sur 4 bits.
• La deuxième unité de conception permet la conversion des signaux sortant de l'horloge au format « sept segments ». En effet, une fois programmé, le FPGA communiquera avec 4 afficheurs à 7 segments : des groupes de 7 LED permettant l'affichage de caractères et surtout de chiffres.

Le code source faisant 64 lignes, j'ai décidé de ne pas le publier ici (pour des raisons de confort de lecture). De plus, la finalité de cet...