La sécurité au sein des processeurs x86

Magazine
Marque
MISC
Numéro
58
Mois de parution
novembre 2011
Spécialité(s)


Résumé

L'objectif du premier article de ce dossier est de résumer les principes fondamentaux qui régissent la sécurité au sein d'un processeur et qui remontent à la fin du siècle dernier : les modes d'exécution et les niveaux de privilèges du processeur, la segmentation et la pagination. Cet article se veut également une courte introduction à des extensions des plates-formes x86 qui ont été ajoutées ces dernières années. Certaines d'entre elles sont décrites plus en détail dans les articles qui suivent.


1. Modes d'exécution et privilèges du CPU

1.1 Architecture générale d'un PC

Quelques rappels sur l'architecture générale d'une plate-forme x86 sont d'abord nécessaires à la compréhension des concepts qui suivent. Le cœur du système est constitué par la mémoire (RAM et mémoires non volatiles, comme celle contenant le code du BIOS), qui stocke le code à exécuter et les données associées, et le CPU, qui réalise l'exécution du code. Il s'appuie sur le chipset, qui relie le CPU à la mémoire et aux périphériques. En plus de la signalisation par interruptions, il existe trois mécanismes permettant le transfert d'informations entre le cœur et ses périphériques :

  • Les ports d'entrées/sorties (PMIO, Port Mapped I/O), qui correspondent à un espace d'adressage propre aux périphériques, et sont exploités par des instructions machine spécifiques (instructions assembleur in
La suite est réservée aux abonnés. Il vous reste 96% à découvrir.
  • Accédez à tous les contenus de Connect en illimité
  • Découvrez des listes de lecture et des contenus Premium
  • Consultez les nouveaux articles en avant-première
Envie de lire la suite ? Rejoignez Connect
Je m'abonne maintenant


Article rédigé par