1. Présentation du cycle de simulation
Après avoir écrit le code VHDL de notre circuit, deux voies majeures sont possibles. D'abord, la simulation permet de reproduire le fonctionnement du circuit dans un environnement informatique, ce qui facilite le développement, le rendant plus simple et plus rapide. Ensuite, la synthèse transforme le code de haut niveau en un réseau de portes logiques, qui peuvent ensuite être implantées dans un FPGA ou un ASIC. Dans cet article, nous nous concentrerons uniquement sur la simulation, au moyen d'un logiciel libre : GHDL.
Après un long développement, ce simulateur a fini par s'imposer de lui-même par ses nombreuses qualités (voir [4]), qui ont éclipsé les autres simulateurs gratuits (mais non « open source ») disponibles sous Linux. On peut éventuellement regretter que GHDL ne soit pas aussi rapide que certains outils du commerce, mais la plupart du temps, on est surtout concerné par la justesse. Et lorsqu'on a vraiment besoin de...
- Accédez à tous les contenus de Connect en illimité
- Découvrez chaque semaine un nouvel article premium
- Consultez les nouveaux articles en avant-première
