Décompressez un flux de données 3R avec un circuit écrit en VHDL

Magazine
Marque
Open Silicium
Numéro
18
Mois de parution
avril 2016
Spécialité(s)


Résumé

Après avoir linéarisé l'algorithme de décompression 3R (Recursive Range Reduction) [1] et expliqué les paradigmes de programmation et le style de codage [2], intéressons-nous à la réalisation matérielle. La traduction du JavaScript vers le VHDL étant prévue dès le début, le résultat est un circuit numérique très rapide (dès la première synthèse) occupant une place négligeable dans un FPGA.


La conception d'un algorithme purement itératif offre un second souffle au compresseur 3R, qui était initialement limité par sa définition récursive. Il compense ainsi son faible taux de compression par une vitesse de décodage très élevée, une empreinte mémoire minuscule et il utilise juste quelques opérations vraiment simples : si vous comprenez ce qu'est une soustraction, vous avez le niveau requis pour comprendre cet article. Quasiment.

Ces caractéristiques permettent d'imaginer un format de compression vidéo pour la transmission sans perte d'images, avec une latence très faible. C'est un domaine d'application différent des formats comme MPEG, car en l'absence de stockage, le taux de compression n'est pas la priorité. Nous cherchons par contre à simplifier au maximum la logique de décodage pour obtenir un circuit électronique aussi rapide et compact que possible. Cela permet de réduire le coût matériel et la consommation électrique, en plus...

Cet article est réservé aux abonnés. Il vous reste 98% à découvrir.
S'abonner à Connect
  • Accédez à tous les contenus de Connect en illimité
  • Découvrez des listes de lecture et des contenus Premium
  • Consultez les nouveaux articles en avant-première
Je m'abonne


Article rédigé par

Abonnez-vous maintenant

et profitez de tous les contenus en illimité

Je découvre les offres

Déjà abonné ? Connectez-vous