Développement d'une montre en VHDL : l'assemblage des composants

Magazine
Marque
GNU/Linux Magazine
Numéro
143
Mois de parution
novembre 2011


Résumé
Après des vacances bien méritées mais studieuses, nous voilà repartis dans le projet de la montre pour la dernière ligne droite : l'assemblage de toutes les unités pour finaliser le code VHDL ! Il manque encore une unité de gestion de l'affichage matriciel et nous devons ajuster les autres unités en conséquence, mais ça y est, tout est enfin là.

1. Introduction

Dans cet article, nous nous préoccuperons essentiellement du code VHDL de la montre. Les articles suivants (dans GLMF ou Open Silicium) vont aborder les autres aspects de l'électronique comme la synthèse avec Libero, la conception de la carte électronique, l'horloge et le flashage. Open Silicium n°4 a déjà ouvert le bal avec la carte FPGA IGLOO. En attendant, il y a encore beaucoup à faire pour compléter la partie purement logicielle.

En l'état actuel, le code source de toutes les unités n'est pas si mal. Il est plutôt présentable, et ses unités ont prouvé qu'elles fonctionnaient individuellement dans un environnement de simulation. On pourrait même essayer de tout synthétiser directement dans le logiciel Libero pour voir comment il s'en sort. Cependant, la réalité est moins douce que tout ce que nous avons pu voir jusqu'à maintenant, et il est important de faire quelques adaptations et affinages de dernière minute. À commencer par le...

Cet article est réservé aux abonnés. Il vous reste 96% à découvrir.
à partir de 21,65€ HT/mois/lecteur pour un accès 5 lecteurs à toute la plateforme
J'en profite