Ajouter à une liste de lecturePour protéger ces informations, il n'y a qu'une seule solution, à laquelle on revient systématiquement : le chiffrement. En ce qui concerne le protocole HTTP, une couche de chiffrement, d'authentification et de contrôle d'intégrité existe depuis bien longtemps, c'est HTTPS ou, en d'autres termes, HTTP over SSL. SSL ou TLS (le véritable nom pour SSL v3.1, RFC 2246) est la couche cryptographique qui se glisse alors entre TCP et HTTP pour sécuriser un protocole peu sûr (texte en clair, etc.). SSL n'est pas lié avec HTTP et peut être également ajouté à d'autres protocoles comme IMAP, SMTP ou FTP.
- Accédez à tous les contenus de Connect en illimité
- Découvrez des listes de lecture et des contenus Premium
- Consultez les nouveaux articles en avant-première
Article rédigé par
Par le(s) même(s) auteur(s)
Créons un périphérique « maison » pour notre SoC LiteX
J'ai, à de nombreuses reprises, détaillé en quoi implémenter un SoC sur mesure sur un FPGA présentait de nombreux avantages. En particulier lorsque cela est aussi facile qu'avec le framework LiteX où, avec un minimum de code Python, cela se transforme en un simple jeu de construction. Mais utiliser les périphériques déjà disponibles, même s'ils sont nombreux et variés, ne représente qu'une petite partie des bénéfices de l'exercice. Là où cela devient réellement magique, c'est lorsqu'il s'agit de créer ses propres périphériques, et c'est précisément ce que nous allons voir ici.
Colorlight 5A-75B : développement FPGA avec LiteX et petits hacks
Dans le petit monde des cartes et des équipements initialement destinés à une tout autre utilisation, mais pouvant faire office de très sympathiques plateformes de développement FPGA, la famille « Colorlight » est presque un classique. Ce matériel, initialement prévu pour être une carte de pilotage de panneaux à LED interfacée en Ethernet, a déjà été évoqué dans les pages de ce magazine, dans un excellent article de Fabien Marteau il y a quelques années [1]. Nous revenons ici sur le sujet, avec une approche différente et, surtout, une modification matérielle permettant d'en tirer vraiment le maximum...
Carte PCIe CH368 et pilotage depuis l'espace utilisateur : récit d'un échec
Parfois, on se fixe des objectifs tout en sachant que ce n'est pas vraiment la bonne façon de faire, mais que l'approche visée pourrait être originale, amusante et instructive. Dans cette catégorie de fausses bonnes idées, nous avons le fait de vouloir utiliser un matériel PCIe directement depuis l'espace utilisateur, un peu comme on met en œuvre la libUSB pour un périphérique non directement pris en charge par un pilote noyau. La victime supposée de cette aventure est une carte CH368L, qui en soi est déjà relativement atypique...
Intégrons des IP cores HDL à nos projets LiteX
Dans un précédent article, nous avons créé notre propre périphérique, écrit en Python/Migen, et l'avons intégré à notre SoC LiteX afin de permettre un pilotage depuis un code C exécuté par le SoC RISC-V (VexRiscv). Mais réimplémenter systématiquement en Migen les éléments dont nous pouvons avoir besoin représente un investissement conséquent en temps et en énergie. Fort heureusement, LiteX permet de relativement simplement intégrer du code HDL, Verilog, VHDL ou autre, et donc de profiter de l'ensemble des IP cores disponibles sous licence open source pour les utiliser dans son projet...