Écrire un pilote en Userspace pour le FPGA grâce au pilote UIO

Magazine
Marque
Open Silicium
Numéro
18
|
Mois de parution
avril 2016
|
Domaines


Résumé
La libération des FPGA passe bien sûr d'abord par les outils permettant de générer la configuration du composant. Mais elle passe aussi par l'inclusion de FPGA sur des cartes utilisant des systèmes d'exploitation libres comme Linux. Sur des plateformes processeur + FPGA comme on trouve sur les modules d'Armadeus Système ou sur le Zync de Xilinx se pose alors la question de l'écriture d'un pilote pour le design FPGA. L'utilisation du modèle de driver Userspace I/O permet d'exporter les registres et interruptions dans l'espace utilisateur et d'éviter l'écriture fastidieuse d'un driver kernel.

La suite est réservée aux abonnés. Déjà abonné ? Se connecter

Sur le même sujet

YesCard, entre mythe et réalité ou un aperçu du système bancaire français

Magazine
Marque
MISC
HS n°
Numéro
2
|
Mois de parution
novembre 2008
|
Domaines
Résumé
L'idée de paiement sans argent liquide n'est pas récente : « Chaque fois qu'un Gonda désirait quelque chose de nouveau, des vêtements, des objets, il payait avec sa clé. Il pliait le majeur, enfonçait sa clé dans un emplacement prévu à cet effet et son compte, à l'ordinateur central, était aussitôt diminué de la valeur de la marchandise ou du service demandé. » [1]. Depuis plus de vingt ans, la carte à puce est au cœur du système bancaire. Elle fait l'objet de toutes les attentions de la part des banques et des utilisateurs, mais aussi, voire encore plus, de la part des pirates. La carte à puce en tant que coffre-fort électronique impénétrable était censée apporter le niveau de sécurité élevé requis pour les applications bancaires. Mais il semble que deux lois de base aient été oubliées par les banques, à savoir que le niveau de sécurité d'un système est caractérisé par son maillon le plus faible et qu'un système sécurisé ne résiste pas éternellement aux attaques. Nous allons tenter dans cet article de décrire le rôle de la carte à puce dans le système bancaire français. Nous détaillerons d'abord le premier protocole qui était encore en vigueur il y a quelques années. Nous verrons ensuite les failles de sécurité que ce protocole présentait et comment elles ont été exploitées par les pirates avec notamment les « YesCard ». Enfin, nous étudierons les principales évolutions de sécurité liées en particulier à ces attaques.

Java Card (U)SIM et applications sécurisées sur téléphones mobiles

Magazine
Marque
MISC
HS n°
Numéro
2
|
Mois de parution
novembre 2008
|
Domaines
Résumé
Les cartes à puce sont aujourd’hui considérées comme des ressources sûres du fait de leur structure interne et des validations qu’elles subissent tout au long de leur cycle de vie. Il est donc possible de les utiliser comme éléments de base pour sécuriser différents types d’environnements : accès physiques à des locaux, transactions bancaires, systèmes embarqués, etc. Dans cet article, nous expliquons comment utiliser les cartes (U)SIM Java des téléphones mobiles afin d’apporter de la sécurité, en termes de confidentialité des données et des communications, dans le fonctionnement des applications développées pour ces matériels. Nous présentons les différentes technologies qui interviennent (Java Card, (U)SIM, Java ME) ainsi que la façon de les combiner. Nous terminons par un exemple d’application qui utilise tous les éléments présentés.

Programmation de cartes avec Java Card

Magazine
Marque
MISC
HS n°
Numéro
2
|
Mois de parution
novembre 2008
|
Domaines
Résumé
La technologie Java Card fournit une machine virtuelle qui joue le rôle de système d'exploitation pour cartes à puce en apportant sécurité et indépendance vis à vis du matériel. Ainsi, des développeurs indépendants peuvent concevoir et déployer dans des cartes à puce toute une variété de produits et de services sécurisés, dans la poche de leurs utilisateurs. Nous explorons ici l'essence de cette technologie.

Par le même auteur

La liberté jusqu’au cœur du processeur avec RISC-V

Magazine
Marque
Hackable
Numéro
31
|
Mois de parution
octobre 2019
|
Domaines
Résumé
RISC-V est un jeu d’instructions 32 bits libre, développé initialement par l’université de Berkeley. Ce jeu d’instructions (ISA pour Instruction Set Architecture) est maintenant soutenu par une fondation regroupant quasiment tous les grands noms de l’industrie informatique. Dans cet article, nous allons décrire succinctement le concept de RISC vs CISC, puis nous expliquerons les bases du jeu d’instructions avec un peu de code assembleur, enfin nous terminerons par une description de quelques émulateurs et processeurs RISC-V disponibles aujourd’hui sur le marché.

Retrouvez le plaisir du test HDL avec Cocotb

Magazine
Marque
GNU/Linux Magazine
Numéro
222
|
Mois de parution
janvier 2019
|
Domaines
Résumé
Écrire les stimuli permettant de tester un composant HDL (Hardware Description Language) est beaucoup plus facile et plaisant avec un langage moderne comme Python qu’avec les vénérables langages Verilog et VHDL. La librairie Cocotb permet d'écrire ces tests en Python et de piloter un simulateur du commerce qu'il soit libre ou non (Cosimulation).

De beaux chronogrammes avec WaveDrom

Magazine
Marque
GNU/Linux Magazine
Numéro
205
|
Mois de parution
juin 2017
|
Domaines
Résumé
WaveDrom est un outil de dessin de chronogrammes écrit en JavaScript/HTML/CSS. Il permet de décrire ses chronogrammes avec une syntaxe simple en JSON. Une bibliothèque JavaScript va ensuite convertir la structure JSON en une image SVG affichable dans un navigateur. Il est également possible d'utiliser une application « hors-ligne » pour générer ses images en SVG, PNG, JPG, etc.

Écrire un pilote en Userspace pour le FPGA grâce au pilote UIO

Magazine
Marque
Open Silicium
Numéro
18
|
Mois de parution
avril 2016
|
Domaines
Résumé
La libération des FPGA passe bien sûr d'abord par les outils permettant de générer la configuration du composant. Mais elle passe aussi par l'inclusion de FPGA sur des cartes utilisant des systèmes d'exploitation libres comme Linux. Sur des plateformes processeur + FPGA comme on trouve sur les modules d'Armadeus Système ou sur le Zync de Xilinx se pose alors la question de l'écriture d'un pilote pour le design FPGA. L'utilisation du modèle de driver Userspace I/O permet d'exporter les registres et interruptions dans l'espace utilisateur et d'éviter l'écriture fastidieuse d'un driver kernel.