Les articles de Open Silicium N°17

Drôle de période, mais soyons positifs, d'autant que la science (et la technologie) rassemblent les hommes quelles que soient leurs origines et leurs croyances. Selon les règles de l'open source The license must not discriminate against any person or group of persons !
La conférence ELCE (Embedded Linux Conference Europe) [1] est la plus importante du genre. Elle rassemble la fine fleur des développeurs et industriels de la mouvance « Linux embarqué » tout en respectant autant que faire se peut l'approche « vendor-neutral ». La dernière édition se tenait à Dublin du 5 au 7 octobre 2015 et nous présentons ici un petit compte rendu des principaux événements auxquels nous avons pu assister.
Il existe enfin une vraie solution open source complète pour synthétiser un design sur FPGA. Cette solution est basée sur le logiciel de synthèse Verilog Yosys ainsi que le logiciel de placement routage Arachne-pnr et cible le FPGA iCE40 de Lattice.
La nouvelle mouture d'Open Silicium propose une rubrique consacrée aux outils de création de distribution (le plus souvent Yocto). Dans ce numéro, nous allons voir comment ajouter le support d'une nouvelle carte à l'environnement Yocto en ajoutant les métadonnées adéquates. Le test est réalisé sur une carte Armadeus APF27 basée sur un cœur ARM926EJ-S. La carte est émulée par une version spéciale de QEMU.
Cet article présente pas à pas la mise en œuvre de Linux embarqué sur la carte ZedBoard qui est basée sur la dernière génération de circuits FPGA Zynq de Xilinx. Il s'agit ainsi d'utiliser dans un contexte de développement conjoint matériel/logiciel le circuit FPGA Zynq qui intègre un processeur hardcore ARM Cortex-A9 double cœur.
Depuis plusieurs années, le support de l'architecture ARM dans le noyau Linux est passé progressivement au « Device Tree » pour la description du matériel. Cet article se propose de décrire les motivations derrière ce changement, ainsi que l'utilisation et le fonctionnement du « Device Tree ».
Le microcontrôleur LPC810 de NXP est un cortex-M0+ disponible en petit boîtier DIP8. Avec ses 30 MHz, 1 Ko de RAM, 4 Ko de Flash et son faible coût de 1€, il se veut une alternative 32-bit aux ATtiny. Nous allons utiliser le SDK mbed de ARM et l'exemple MBED_BLINKY pour explorer sa mise en œuvre.
Nous allons examiner le style très inhabituel du code JavaScript de l'article précédent [1], avec lequel le circuit de décodage pour l'algorithme 3R a été mis au point. Le style est inspiré de VHDL, un langage aux multiples facettes, permettant aussi bien de décrire le comportement d'un circuit et de le simuler (avec les contraintes de sémantique qui vont avec), que de générer un circuit réel (lors de ce qu'on appelle l'étape de la synthèse logique).
L'algorithme de compression « 3R » (Recursive Range Reduction) est loin d'être le meilleur encodeur d'entropie, mais son principe rudimentaire a du bon. L'étape de décompression n'utilise qu'une quantité limitée d'opérateurs très simples, elle est très rapide et surtout elle peut fonctionner en flot quasi continu avec une très faible quantité de mémoire temporaire. Ces propriétés sont cruciales pour transmettre ou stocker des signaux avec des microcontrôleurs ou de la logique câblée. Nous allons examiner l'algorithme naïf de décompression puis linéariser sa structure récursive, dans l'optique de réaliser le décompresseur en matériel. Étonnamment cela améliore aussi la performance de la version logicielle !